Multiplexer Based Latches

가장 기본적인 Multiplexer Based Latch는 아래와 같다.

위의 구조와 다른 구조로는 아래의 Type B가 있다. 여기는 마지막에 Q로 나가기전에 인버터를 하나 더 달아줘야 결과가 바뀌는 것을 방지할 수 있다.

위의 type들에서, clk loading을 줄여 속도를 빠르게 하기 위해 path gate를 써서 만들 수도 있는데 아래의 것이다. 

1. PMOS, NMOS를 둘다 쓰지 않고 하나만 썻기에, capacitance가 줄어들어 clk loading이 줄어드는 것이다. 

2. 문제는 alpha 위치에 path gate인 M1에 의해 Vth drop이 있기 때문에, noise에 더 민감해진다. 그리고 M2에도 Vth drop이 존재한다.

3. Inv1에서, short circuit current와 subthreshold current leakage가 발생하는데 이유는 alpha지점이 Vdd - Vth이기 때문이다.

4. 그래서 빨라지지만 안좋은 점도 있는데 이것이 Dynamic Power consumption와 Static Power consumption중 무엇을 잡을 것이냐 하는 문제이다.(이렇게 바꾸면, Dynamic Power consumption은 줄어들고->cap이 줄어드므로.. / Static Power Consumption은 늘어난다.. -> leakage들 때문에.)

5. 마지막으로 이런 구조를 사용할 때에, clk overlap이 없도록 잘 만들지 않으면 beta같은 path로 인해 문제가 발생할 수 있다.